THIN FILM TRANSISTOR

Patent Number:

JP62005661

Publication date:

1987-01-12

Inventor(s):

WAKAUMI HIROO

Applicant(s)::

NEC CORP

Requested Patent:

JP62005661

Priority Number(s):

Application Number: JP19850145044 19850701

IPC Classification: H01L29/78; H01L27/12; H01L29/60

EC Classification:

Equivalents:

Abstract

PURPOSE:To increase the capacity of a display device by forming a conductive electrode through an insulating film on a glasslike substrate, forming a polycrystalline Si active layer thereon, further forming a thin insulating film and a conductive electrode thereon to use the both electrodes as a common gate, and forming a channel in the polycrystalline Si active layer.

CONSTITUTION: A conductive layer 15' is formed through an insulating film 12 on a glasslike substrate 11, a thin insulating film 12' is deposited thereon, a polycrystalline Si is deposited thereon, boron is doped to form an active layer 13. A high density impurity is doped on part of the layer to form N<+> type impurity layers 14, 14'. A thin insulating film 12' is formed thereon, and a conductive layer 15 is formed thereon. Thereafter, a passivation film is formed on the entire surface, only source and drain are opened, aluminum is deposited to lead an electrode 16. Thus, the capacity of a display device driven by an active matrix TFT by the high speed operation of a driver can be increased.

Data supplied from the esp@cenet database - I2

⑲ 日本国特許庁(JP)

⑪特許出願公開

⑩ 公開特許公報(A) 昭62-5661

Mint Cl.4

識別記号

庁内整理番号

❸公開 昭和62年(1987)1月12日

H 01 L 29/78 27/12 29/60

8422-5F 7514-5F

審査請求 未請求 発明の数 1 (全4頁)

劉発明の名称 薄膜トランジスタ

②特 願 昭60-145044

塑出 願 昭60(1985)7月1日

砂発 明 者 若 海 弘 夫 東京都港区芝5丁目33番1号 日本電気株式会社内

⑪出 願 人 日本電気株式会社

東京都港区芝5丁目33番1号

砂代 理 人 弁理士 内 原 晋

明 細 書

1. 発明の名称

薄膜トランジスタ

2. 特許請求の範囲

(1) ガラス状基板上に絶縁膜を介して第1の導電性電極を設け、その上に第1の絶縁薄膜を介して部分的にソース・ドレインの不純物層を形成してなる多結晶 Si 活性層を設け、更にその上に前記第1の絶縁薄膜と同程度の膜導からなる第2の絶縁薄膜と、この第2の絶縁薄膜を介して第2の導
世性電極とを設け、前記第1、第2の導電性電極 を共通ケートとし、前記不純物層を除く多結晶Si 活性層内にチャネルを形成してなることを特徴と する薄膜トランジスタ。

3. 発明の詳細な説明

[産業上の利用分野]

本発明は、LC、EL、VF等の表示デバイス駆動用 のTFT やその周辺回路の基本構成要素である薄膜 トランジスタに関する。

〔従来の技術〕

近年、EL、LC等の表示装置が大面積化するにつれて、アクティアマトリックス TFT で駆動する方式が検討され始めてきた。 この方式では、 各セルに対応して設けた TFT の 他に、 X、 Y の 世極線を駆動するためのドライバが必要であるが、 これらは TFT と共に、 M カラス状 基板の上に IC 化されるのがコスト的に 望ましい。 これら TFT やドライバは、 M を大きくとれ、 高速に動作、 M できる。 例 M が 可能に なる。 また、 M できれば、 M できれば、 M できるくとれれば、 M かっかった。 M できるくとれれば、 M かっかった。 M できるように M なり、 M の M の M の M の M の M できるように M なり、 M の M

第2図に、従来の多結晶 SI を用いて構成された 薄膜トランズスタの構造を示す。トランツスタは、 ガラス状 落板 11 上に絶縁膜 12 を介して設けた 多結 晶 SI 活性層 13 と、ソース・ドレインと なる n⁺ 不純 物層 14・14 及び 薄い 絶縁 膜 12'を介して設けたゲー トとなる多結晶 SI 導電層 15 と、ソース・ドレインの n⁺ 不純物層 14.14'と、オーミックコンタクトをとるための Ad 電価 16 とから構成される。このトランジスタでは、ゲート下の活性層 13 内にチャネルを形成して導電性がゲート 電位で制御される。
TFT はこのようなトランジスタで構成され、またドライベはこの種のトランジスタにおける電子移動 成される。上述のトランジスタにおける電子移動 度 μ。は活性層に用いている多結晶 Si 15 の結晶性で決まり、non-dope の多結晶 Si を用いた場合、 最大でも 10 cm²/v.see 前後の値である。

[発明が解決しようとする問題点]

ところで、このような低い 4。を有するトランジスタで TFT を構成しようとすると、1 セル当りのトランジスタの W/L (テャネル幅/テャネル段)を大きくして、必要とするスイッチングスピードを得ることになる。従って、従来例では1つのセル内でのトランジスタ部の占有面積が増大するので、液晶等の表示セルの関口率が低下し、コントラストが悪化することになっている。特に、EL

介して第1の導電性電極を設け、その上に第1の 絶級薄を介して取る多結品 Si 活性層を形成してなる多結品 Si 活性層をの にその上に的記録1の絶級薄膜と同程度度の の上に的記録準膜との第2の絶級薄膜を 介して第2の導電性電極とを設け、前配に不知 2の導電性電極を共通ゲートとし、前配に不知 を除く多結晶 Si 活性層内にチャネルを形成 ることを特徴とする薄膜トランスタである。

[発明の原理と作用]

 駆動用の TFT では、トランジスタを 2 個構成する 必要があるので、開口率の低下は著しくなる。

また、上述のトランジスタを用いてドライバを構成する 合には、gmが小さいので高速駆動が招速という問題がある。高速駆動を行なわせるためにWilを大きくするか、μ。を向上する方法が考えられる。Wilを大きくすればトランジスタを協びするの面積が増大し、多結晶 SI 活性層のレインバングリー(grainboundary)や欠陥の入る面積が大きくなるため、ICの歩留りが低下する仮とである。また、他方のμ。を向上するのは、ガラス状态低温の無処理工程を行ってつくらざるを得ず、これは現状では容易でない。

本発明の目的は、かかる従来の欠点を解消し、 高 gm 化による表示ディパイスの大容量化を可能な らしめた薄膜トランジスタを提供することにある。

[問題点を解決するための手段]

本発明は、ガラス状基板上に構成される薄膜ト ランジスタであって、ガラス状基板上に絶縁膜を

を界面近傍から活性層内部に設けた埋込みチャネル (表面付近を n 型、内部を p 型 にする)の構造によっても同じ効果が得られる。

〔 実施例〕

以下、本発明の実施例について図面を参照し乍ら詳細に説明する。

また、多結晶 S: 導缸層 15'は、放圧 CVD 法等によ りノンドープの多結晶 SI を蒸磨した後、イオン注 入野によりP,As 等の不利物をドープすることに よって低抵抗の膜として得られる。このようにし て得た前記導電路15′の上に、海い絶縁膜(例え ば、S10。) 12'を数百~数千 & 程度着ける。そして、 更にその上には多結晶 Si を被圧 CVD 法等により 杰 着し、閾値賃圧が適当な値になるようにポロン等 の不純物をドープした後適当なアニールを行って、 多結晶 Si 活性層 13を形成する。この活性層 13 に は、H₂ 、F₂ 等がドープされてもよい。この層の 一部には、高濃度の不純物(PまたはAs)をドー プすることにより低抵抗のソース・ドレインとを る n * 不納物階 1 4 , 1 4' を形成する。 そして、 その上に SiO, 等の薄い絶線膜 12'を薄い絶線膜12 と同程度の腹摩に設ける。絶縁膜12と12′との膜 厚は必ずしも同じでなくともよい。次に、多結晶 Siの導電層15を前述したような手段で、この 絶禄膜12′の上に形成する。この後、ペッシペー ション膜(SiO2等)を全面に着け、ソース・ドレイ

御することによってコントロールされる。即ち、
かート健圧が OV の時には、2 つのチャネル共にカ
ットオフ状態になり、隣値健圧 V * 以上のパイアス
電圧をゲートに印加した時には共にオン状態は場合、
チャネルが2 つ形成では、一でで、同じで、のので、同じでなって、では、び来の場合に比して2 倍ののので、があることができる。まし、危性層内部をp型とすると、より高い βm が得られると、μe が高くなるため、より高い βm が得られると、カルトランジスタにおける値)の2 倍の βm が 得られるのはいうまでもない。

以上は P 型の活性層に n チャネルを形成したトランジスクであるが、これとは別の領域 (ガラス 状 基板 11 上の異なる領域) に同じような構成で (不納物の型は n チャネルの場合と逆になる) P チャネルのトランジスタを構成することによって、完全に絶縁分離された従来の 2 倍の電流供給能力

ン部のみを開孔した後、AL(W. Cr 等でもよい)を蒸牆(電子ピーム蒸贈等により)して電極16を取り出す。この時、フィールド領域(多結晶Si 帯電暦15,15'と電極16のAL(W. Cr 等も可)を相互にオーミックコンタクトさせ、共通のゲート電極として外部へ取り出す。

尚、本実施例ではケート質を15.15′を多結 品SIの導度層で形成した例をとり上げたが、他の 導度性電極で構成しても差し支えない。例えば、 W.Wシリサイド、Mo、Moシリサイド、AL、 ALSi、CoSi₂、Cr、Au 等が構成要素としてもげ 5れる。

このようにして構成したトランジスタでは、ゲート電極15.15′が活性層13の上下に設けられるため、活性層13の内の上下界面近傍に1つずつチャネルを形成できる。しかも、これらのチャネルに流れる電子の流れは、ゲート電極15.15′に印加されるパイアス電圧により、それぞれ上個のチャネル、下側のチャネルの反転層内電荷を制

を有する CMOSインパーク を構成することが可能に なる。

本発明の薄膜トランジスタでは、 Sm を従来の2 倍に向上できるので、IC化してドライバを構成す れば高速駆動が可能になる。しかも、チャネル幅 を従来のトランツスタと同サイズに設計できるの で、多結晶Si活性層の面積は増大せず、ドライベ 等を構成した場合にもグレインパウンダリーや欠 陥が増えることがないことから、歩留りの低下を 引き起とさない。さらに、TFT に採用すれば高い 8m を得られることから、トランジスタのWLを小 さくすることができ、設示セル当りの閉口率を高 められることになる。Wを小さくできれば、占有 面積の放少に伴い多結晶 Si 活性層内にトラップ車 位や欠陥の入る領域が少くなり、歩留りの向上も 期待できる。特に、 EL 等の風動装置では 2 つのト ランシスタで TFT を構成するため、得られる効果 は著しい。さらに、本発明の構成では、基板がフ ロートにならないため、 SOI 構造によくみられる キンク現象も抑止される。

[発明の効果]


以上説明したように本発明によれば、 gm あるいはドレイン電流 Ip を同じ 光で比較すると従来の2 倍にも向上できるので、ドライバの高速動作によりアクティブマトリックス TFT で驱動される表示デバイスの大容量化が可能になる。また、 TFT 自身の W/L を小さくできるので、表示セルの関コントラストを向上できる。また、 TFT の W を を の とできるため、 多 結晶 Si 活性層の面積が 波少し、 歩留りの向上を期待できる。

4. 図面の簡単な説明


第1図は本発明による薄膜トランジスタの第1 の実施例を示す構造断面図、第2図は従来の薄膜トランジスタの構造断面図である。

11 ··· ガラス状基板、 12,12′ ··· 絶縁膜、 13···多結晶 Si 活性層、 14,14′··· n⁺ 不純物層、 15···多結晶 Si 導電層、 16 ··· A4。

特許出顧人 日本電気株式会社 代 理 人 弁理士 内原



第1図



第2図